在模擬集成電路設(shè)計(jì)領(lǐng)域，尤其是在高性能運(yùn)算放大器、緩沖器及射頻（RF）集成電路中，輸入阻抗是一個(gè)至關(guān)重要的參數(shù)。高輸入阻抗可以最大限度地減少信號(hào)源負(fù)載效應(yīng)，確保信號(hào)完整性，這對(duì)于微弱信號(hào)處理、高精度測量以及高速通信系統(tǒng)尤為關(guān)鍵。本文將聚焦于《模擬集成電路設(shè)計(jì)精粹》等經(jīng)典著作中深入探討的“自舉”（Bootstrap）技術(shù)，闡述其如何巧妙地提升輸入電阻，并結(jié)合Analog/RF IC設(shè)計(jì)實(shí)踐，參考EETOP、創(chuàng)芯網(wǎng)論壇等工程師社區(qū)的熱點(diǎn)討論，進(jìn)行系統(tǒng)性分析。
一、自舉技術(shù)的基本原理
自舉，顧名思義，是通過電路自身的反饋機(jī)制“抬起自己的鞋帶”，其核心思想是利用反饋使某個(gè)電路節(jié)點(diǎn)（通常是輸入晶體管的源極或發(fā)射極）的電壓跟隨輸入信號(hào)變化，從而顯著降低從輸入端口看進(jìn)去的電流需求，等效增大了輸入電阻。
在經(jīng)典的MOSFET或BJT差分對(duì)、源極跟隨器或射極跟隨器結(jié)構(gòu)中，輸入電阻受偏置電阻、晶體管本身跨導(dǎo)及負(fù)載影響而受限。例如，一個(gè)簡單的源極跟隨器，其輸入電阻近似為偏置電阻的值。通過引入自舉電容和適當(dāng)?shù)姆答伮窂剑梢允蛊秒娮鑳啥说慕涣麟娢徊钰呌诹悖瑥亩蛊湓诮涣餍盘?hào)下呈現(xiàn)極高的阻抗。
二、自舉增大輸入電阻的典型電路實(shí)現(xiàn)
- 互補(bǔ)反饋對(duì)自舉：在運(yùn)算放大器的輸入級(jí)，常采用互補(bǔ)晶體管（如PMOS與NMOS組合）構(gòu)成自舉環(huán)路。通過電容將輸出信號(hào)或內(nèi)部高阻抗節(jié)點(diǎn)的信號(hào)反饋到偏置網(wǎng)絡(luò)，使得輸入晶體管的偏置點(diǎn)隨信號(hào)浮動(dòng)，從而將原本并聯(lián)在輸入端的較大偏置電阻“隱藏”起來，僅留下晶體管本身的極高柵極（或基極）阻抗。
- 有源自舉：在RF IC設(shè)計(jì)中，為了在更寬頻帶內(nèi)實(shí)現(xiàn)高輸入阻抗，可能會(huì)采用有源器件（如額外的增益級(jí)）來驅(qū)動(dòng)自舉節(jié)點(diǎn)，形成更精確、帶寬更寬的電壓跟隨，進(jìn)一步優(yōu)化性能。
- 應(yīng)用于射頻領(lǐng)域：在RF輸入級(jí)（如LNA低噪聲放大器），自舉技術(shù)可以用于提升輸入匹配網(wǎng)絡(luò)的等效阻抗，或直接增大晶體管柵極的等效輸入電阻，有助于優(yōu)化噪聲系數(shù)（NF）并改善線性度，同時(shí)減少對(duì)前級(jí)驅(qū)動(dòng)能力的要求。
三、設(shè)計(jì)考量與挑戰(zhàn)
盡管自舉技術(shù)效果顯著，但在實(shí)際設(shè)計(jì)中，尤其是RF IC領(lǐng)域，工程師必須審慎處理以下問題，這也是EETOP、創(chuàng)芯網(wǎng)等論壇上經(jīng)常熱議的焦點(diǎn)：
- 穩(wěn)定性與振蕩風(fēng)險(xiǎn)：引入的反饋環(huán)路可能帶來相位裕度問題，尤其在射頻高頻下，寄生參數(shù)的影響加劇，必須通過細(xì)致的頻率響應(yīng)分析和仿真（如利用sansen書中強(qiáng)調(diào)的模擬仿真方法）來確保電路絕對(duì)穩(wěn)定。
- 帶寬限制：自舉電容與電路中的寄生電容會(huì)形成極點(diǎn)，限制電路的有效工作帶寬。設(shè)計(jì)時(shí)需要在高輸入阻抗和所需帶寬之間進(jìn)行折衷。
- 工藝與寄生效應(yīng)：在納米級(jí)CMOS工藝下，寄生電容電阻的影響極為顯著。自舉電容的實(shí)現(xiàn)（如MOM電容、MIM電容）及其布局布線會(huì)直接影響性能，必須考慮工藝角（Corner）和蒙特卡洛（Monte Carlo）仿真。
- 噪聲影響：自舉環(huán)路可能會(huì)引入額外的噪聲源，對(duì)于高靈敏度模擬前端和LNA，需仔細(xì)評(píng)估其對(duì)整體噪聲系數(shù)的貢獻(xiàn)。
- 直流偏置設(shè)置：自舉不能妨礙直流工作點(diǎn)的穩(wěn)定建立。電路需要保證在直流狀態(tài)下偏置正確，同時(shí)交流下實(shí)現(xiàn)自舉，這通常需要精心設(shè)計(jì)電阻-電容網(wǎng)絡(luò)（RC網(wǎng)絡(luò)）來分離交直流通路。
四、社區(qū)討論與實(shí)踐經(jīng)驗(yàn)分享
在EETOP、創(chuàng)芯網(wǎng)論壇等中國集成電路設(shè)計(jì)工程師聚集的社區(qū)中，關(guān)于自舉技術(shù)的討論非常活躍。常見話題包括：
- 如何在具體工藝節(jié)點(diǎn)（如28nm, 40nm CMOS）下實(shí)現(xiàn)有效的寬頻帶自舉？
- 自舉技術(shù)應(yīng)用于毫米波射頻電路時(shí)，與傳輸線匹配技術(shù)如何協(xié)同？
- 在低電壓設(shè)計(jì)（如1V電源）中，自舉電路的頭room（電壓裕度）如何保證？
- 分享利用Cadence Virtuoso、Spectre RF進(jìn)行自舉電路穩(wěn)定性仿真的實(shí)戰(zhàn)技巧。
許多資深工程師會(huì)結(jié)合《模擬集成電路設(shè)計(jì)精粹》（作者Willy Sansen）等經(jīng)典教材的理論，分享其項(xiàng)目中的仿真與測試案例，指出理論計(jì)算與硅后實(shí)測之間的差距，并討論如何通過迭代優(yōu)化來彌合。
五、結(jié)論
自舉技術(shù)是模擬及RF IC設(shè)計(jì)師工具箱中一項(xiàng)強(qiáng)大而精巧的技術(shù)，它通過智能的反饋機(jī)制，能夠在不消耗額外靜態(tài)電流和芯片面積的前提下，顯著提升輸入阻抗。其設(shè)計(jì)并非一勞永逸，強(qiáng)烈依賴于深入的電路洞察、精確的仿真驗(yàn)證以及對(duì)工藝細(xì)節(jié)的把握。正如論壇中各位實(shí)踐者所強(qiáng)調(diào)的，掌握自舉技術(shù)的精髓，意味著在性能、帶寬、穩(wěn)定性和魯棒性之間取得完美平衡，這正是一名優(yōu)秀的模擬集成電路設(shè)計(jì)師不斷追求的目標(biāo)。持續(xù)參考經(jīng)典著作、參與行業(yè)社區(qū)討論并結(jié)合流片實(shí)踐，是精通此類高級(jí)設(shè)計(jì)技術(shù)的必由之路。
