在現(xiàn)代電力電子和集成電路設(shè)計(jì)中，MOSFET（金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管）因其開(kāi)關(guān)速度快、驅(qū)動(dòng)功率小等優(yōu)點(diǎn)而廣泛應(yīng)用。對(duì)于高端（上橋臂）的N溝道MOSFET，其柵極電壓必須高于源極電壓才能有效導(dǎo)通。當(dāng)源極電壓隨開(kāi)關(guān)動(dòng)作而浮動(dòng)時(shí)，如何為柵極提供穩(wěn)定可靠的驅(qū)動(dòng)電壓，成為了一個(gè)關(guān)鍵的設(shè)計(jì)挑戰(zhàn)。自舉電路（Bootstrap Circuit）作為一種簡(jiǎn)潔高效的解決方案，在各類開(kāi)關(guān)電源、電機(jī)驅(qū)動(dòng)器和逆變器等集成電路中扮演著核心角色。
一、自舉電路的基本原理與構(gòu)成
自舉電路的核心思想是利用電容的儲(chǔ)能與電壓保持特性，為浮動(dòng)的柵極驅(qū)動(dòng)提供獨(dú)立電源。其基本拓?fù)浣Y(jié)構(gòu)主要包括：
- 自舉電容（Cboot）：電路的能量存儲(chǔ)核心。在低端MOSFET導(dǎo)通期間，電源Vcc通過(guò)自舉二極管對(duì)Cboot充電，使其兩端電壓接近Vcc。
- 自舉二極管（Dboot）：實(shí)現(xiàn)單向能量傳遞，防止在高端MOSFET導(dǎo)通時(shí)，Cboot上的電荷向電源Vcc倒灌。
- 柵極驅(qū)動(dòng)集成電路（Driver IC）：通常集成有電平移位和驅(qū)動(dòng)放大電路。其高端驅(qū)動(dòng)部分的電源正端（VB）接自舉電容正極，電源負(fù)端（VS）接高端MOSFET的源極（即開(kāi)關(guān)節(jié)點(diǎn)）。
其工作過(guò)程為一個(gè)典型的“充-放”循環(huán)：
- 充電階段：當(dāng)?shù)投薓OSFET導(dǎo)通時(shí)，開(kāi)關(guān)節(jié)點(diǎn)電壓被拉低至接近地電位。此時(shí)，Vcc通過(guò)Dboot對(duì)Cboot充電，使
VB - VS ≈ Vcc。 - 驅(qū)動(dòng)階段：當(dāng)需要導(dǎo)通高端MOSFET時(shí)，驅(qū)動(dòng)IC利用Cboot上儲(chǔ)存的電壓作為其內(nèi)部高端電路的電源，從而輸出一個(gè)相對(duì)于其源極（VS）足夠高的柵極驅(qū)動(dòng)電壓（通常為Vcc電平），確保高端MOSFET完全導(dǎo)通。
二、集成電路設(shè)計(jì)中的關(guān)鍵考量與優(yōu)化
將自舉電路集成到芯片內(nèi)部或進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)，需要精心考量以下參數(shù)，以確保電路的可靠性和效率：
1. 自舉電容的容值計(jì)算與選擇
電容值必須足夠大，以在高端MOSFET持續(xù)導(dǎo)通期間維持電壓基本穩(wěn)定，避免因柵極電荷注入和驅(qū)動(dòng)電路靜態(tài)功耗導(dǎo)致電壓跌落過(guò)多。其最小值可估算為：
Cboot(min) > (Qg + Iboot * T_on) / ΔVboot
其中：
Qg為高端MOSFET的總柵極電荷。
Iboot為驅(qū)動(dòng)IC高端通道的靜態(tài)工作電流。
T_on為高端MOSFET的最大連續(xù)導(dǎo)通時(shí)間。
- ΔVboot 為允許的自舉電容電壓跌落值（通常設(shè)定為0.5V~1V）。
在集成電路設(shè)計(jì)中，通常會(huì)選擇比計(jì)算值大2-5倍的電容，并優(yōu)先選用低等效串聯(lián)電阻（ESR）的陶瓷電容。
- 自舉二極管的特性要求
- 反向恢復(fù)時(shí)間（trr）：必須使用超快恢復(fù)或肖特基二極管，以最小化在充電瞬間由二極管反向恢復(fù)電荷引起的電流尖峰和損耗。
- 正向壓降（Vf）：較低的Vf可以減少對(duì)自舉電容充電電壓的損耗，確保
VB-VS足夠高。在集成設(shè)計(jì)中，有時(shí)會(huì)用低壓差的MOSFET開(kāi)關(guān)來(lái)替代二極管，以進(jìn)一步降低壓降。
3. 最小導(dǎo)通時(shí)間與最大占空比限制
為了在每個(gè)開(kāi)關(guān)周期內(nèi)都能給自舉電容有效補(bǔ)充能量，低端MOSFET必須保證一個(gè)最小的導(dǎo)通時(shí)間（Tminon），以便Vcc能夠?qū)boot完成再充電。這決定了電路能夠支持的最大占空比（Dmax）：
Dmax < 1 - (T<em>charge / T</em>sw)
其中Tcharge為充電所需時(shí)間，Tsw為開(kāi)關(guān)周期。對(duì)于需要接近100%占空比的應(yīng)用，需要采用電荷泵等更復(fù)雜的輔助電源方案。
4. 高壓工藝與電平移位
在集成電路內(nèi)部，驅(qū)動(dòng)芯片的高端部分通常需要集成高壓電平移位電路，將來(lái)自低壓控制邏輯的信號(hào)安全、準(zhǔn)確地傳遞到以VS為參考點(diǎn)的高壓側(cè)。這涉及到高壓隔離工藝（如BCD工藝）和抗噪聲設(shè)計(jì)，是集成驅(qū)動(dòng)芯片設(shè)計(jì)的核心難點(diǎn)之一。
- 噪聲抑制與布局布線
- dV/dt噪聲：開(kāi)關(guān)節(jié)點(diǎn)（VS）的快速電壓跳變會(huì)通過(guò)自舉電容的寄生電容耦合到VB端，可能引起誤觸發(fā)。設(shè)計(jì)中需在VB和VS之間就近放置一個(gè)高頻去耦小電容。
- 布局對(duì)稱性：在芯片版圖設(shè)計(jì)和PCB布局中，自舉環(huán)路（Vcc→Dboot→Cboot→驅(qū)動(dòng)IC高端→MOSFET源極）應(yīng)盡可能短且面積小，以減小寄生電感和電磁干擾。
三、與展望
自舉電路以其結(jié)構(gòu)簡(jiǎn)單、成本低廉的優(yōu)勢(shì)，成為了驅(qū)動(dòng)橋式電路中高端N-MOSFET的主流方案。在集成電路設(shè)計(jì)中，成功實(shí)現(xiàn)一個(gè)魯棒的自舉驅(qū)動(dòng)方案，需要系統(tǒng)性地平衡電容尺寸、二極管性能、開(kāi)關(guān)時(shí)序、工藝限制和噪聲免疫等多重因素。
隨著半導(dǎo)體工藝的進(jìn)步，現(xiàn)代智能功率模塊和集成驅(qū)動(dòng)芯片已將自舉二極管、充電控制乃至診斷保護(hù)功能（如欠壓鎖定）高度集成，極大地簡(jiǎn)化了外圍電路并提升了系統(tǒng)可靠性。結(jié)合寬禁帶半導(dǎo)體器件（如SiC、GaN MOSFET）更快的開(kāi)關(guān)速度，對(duì)自舉電路的充電速度、噪聲抑制和集成度提出了更高要求，也將持續(xù)推動(dòng)這一經(jīng)典電路拓?fù)湓谠O(shè)計(jì)與工藝上的創(chuàng)新。
